# 非阻塞赋值

Verilog 时序逻辑：验证同步复位与计数器回绕

2026-09-11 12:27:58　设计两位计数器，在时钟上升沿更新，使用同步复位和自检测试平台观察 0 到 3 的回绕行为。